08/03/2011 -- Synopsys đã công bố 3 công cụ tổng hợp Synplify Pro, Synplify Premier và Synphony của họ có thể hỗ trợ tổng hợp cho bộ thiết kế mới nhất của Xilinx – ISE Design Suite (IDS) 13, nó hỗ trợ 7 dòng FPGA 28-nm của Xilinx.  Những công cụ tổng hợp FPGA nâng cao của Synopsys cho phép quản lý project theo kiểu phân cấp, cho phép các nhóm thiết kế kết hợp giữa 2 phương pháp thiết kế bottom-up và top-down. Đó là sự tích hợp ở mức độ cao với sự gia tăng công nghệ place-and-route SmartGuide của Xilinx, thực hiện quá trình RTL-to-board nhanh hơn.

"Công nghệ FPGA là tiền đề nhanh chóng hướng tới sự phức tạp giống như ASIC," Tom Feist, giám đốc cấp cao thị trường IDS tại Xilinx đã phát biểu. “Phần mềm tổng hợp Synopsys theo cùng với bộ thiết kế IDS 13 mới của chúng tôi cho phép những người thiết kế tận dụng thành công những khả năng phức tạp mà nó mang lại, và sự hợp tác của chúng tôi với Synopsys cho phép những công cụ này đạt những kết quả tốt nhất.”

Phần mềm Synphony tổng hợp ở mức cao cho phép thực hiện tối ưu FPGA để sử dụng với phần mềm Synplify Pro and Synplify Premier và bao gồm những đặc tính tích hợp như mô tả đặc điểm công nghệ, tạo ràng buộc cho những thiết kế đa tốc độ, thực hiệ đa clock và hỗ trợ các phần cứng nâng cao như bộ nhân, DSP và bộ nhớ. Đồng thời phần mềm thiết kế Synplify Pro/ Synplify Premier và công cụ tổng hợp mức cao Synphony cung cấp giải pháp tổng hợp toàn diện giúp giảm thiểu thời gian viết RTL bằng tay, giảm rủi ro trong những thiết kế lớn chứa hàng triệu cổng.

Những công cụ thiết kế này cho phép thời gian làm việc nhanh hơn là điều đặc biệt quan trọng cho những thiết kế có mật độ cao. Chế độ Fast-Mode của phần mềm Synplify Premier cho phép tăng tốc độ làm việc nhanh gấp 4 lần so với tổng hợp logic thông thường, và khi được tổ hợp với bộ đa xử lý thì tốc độ làm việc có thể nhanh gấp 10 lần. Đối với các project mẫu trên FPGA, phần mềm Synplify Premier tự động biến đổi các clock gate, tạo clock và biểu diễn tri-states trong nhiều thiết kế ASIC vào trong FPGA, thực hiện thay đổi RTL là không cần thiết. Phần mềm Synplify Premier cũng hỗ trợ ngôn ngữ SystemVerilog và những IP DesignWare, cho phép sử dụng những IP này cho những thiết kế mẫu trên FPGA.

Với sự hợp tác chặt chẽ của chúng tôi, Synopsys and Xilinx đưa ra những đặc tính công cụ tích hợp và tối ưu riêng rẻ. Ví dụ như phần mềm Synplify Pro/Synplify Premier và ISE Design Suite của Xilinx phân phối một luồng phát triển thiết kế chung, cho phép người sử dụng lặp lại những phần đích của thiết kế trong khi vẫn giữ được sự thực thi của các khối thiết kế được thực hiện và kiểm tra lại. Sự tích hợp của phần mềm Synplify Pro với Xilinx Embedded Design Kit (EDK) giúp cho người dùng sử dụng dễ dàng bộ xử lý MicroBlaze và các thành phần do EDK tạo ra trong project Synplify.

“Chúng tôi đã làm việc chặt chẽ với Xilinx để cung cấp công cụ tổng hợp tốt nhất cho các dòng FPGA mới nhất của Xilinx,” John Koeter, phó giám đốc kinh doanh cho nhóm giải pháp tại Synopsys đã phát biểu. “Khả năng mở rộng, dung lượng và khả năng thực thi của 7 dòng FPGA đã mở ra những ứng dụng mới cho FPGA. Sử dụng phần mềm Synplify và Synphony của Synopsys giúp cho những người thiết kế phát huy được những ưu điểm của các thiết bị lớn trong khi vẫn cải thiện được chất lượng của sản phẩm, thời gian tung ra thị trường nhanh hơn và giảm thiểu những rủi ro trong các thiết kế của họ.”

Những người thiết kế sử dụng các công cụ thiết kế FPGA của Synopsys có được thời gian ra kết quả nhanh đối với các FPGA phức tạp, tối ưu diện tích giúp giảm chi phí, giảm công suất và nâng cao khả năng nhóm thiết kế. Những công cụ thiết kế FPGA của Synopsys bao gồm công cụ tổng hợp logic Synplify Pro, thực hiện FPGA nâng cao Synplify Premier và  tích hợp bộ gỡ lỗi Identify RTL Debugger. Những công cụ thiết kế FPGA của Synopsys được tăng thêm giá trị bởi việc cung cấp các IP DesignWare, liên kết các giải pháp VCS hiệu xuất cao, tích hợp với Synphony C Compiler và Synphony Model Compiler, và một luồng tổng hợp tương thích với ASIC cho các sản phẩm mẫu trên nền FPGA.

Theo ICDrect