/upload/medium/1038.jpg

Phone

(28)3896.8699-0972924961

Giỏ hàng 0

Giỏ hàng trống

Danh Mục
Sản phẩm mới
700XL Dây Đai
Loại: XL, Pitch: 5.08, Chu vi: 1778.00mm, 350 Răng, Rộng 10mm
0 đ/Cái
670XL Dây Đai
Loại: XL, Pitch: 5.08, Chu vi: 1701.80mm, 335 Răng, Rộng 10mm
139,000 đ/Cái
630XL Dây Đai
Loại: XL, Pitch: 5.08, Chu vi: 1600.20mm, 315 Răng, Rộng 10mm
133,000 đ/Cái
450XL Dây Đai
Loại: XL, Pitch: 5.08, Chu vi: 1143.00mm, 225 Răng, Rộng 10mm
97,000 đ/Cái
400XL Dây Đai
Loại: XL, Pitch: 5.08, Chu vi: 1016.90mm, 200 Răng, Rộng 10mm
87,000 đ/Cái
390XL Dây Đai
Loại: XL, Pitch: 5.08, Chu vi: 990.60mm, 195 Răng, Rộng 10mm
85,000 đ/Cái
Pin CR1632 Panasonic
Pin lithium Panasonic 3V; 140mAh
55,000 đ/Cái
380XL Dây Đai
Loại: XL, Pitch: 5.08, Chu vi: 965.20mm, 190 Răng, Rộng 10mm
83,000 đ/Cái
Phản hồi mới
HD74LS112P

HD74LS112P

Dual J-K Negative-edge-triggered Flip-Flops, Dip16

Nhà sản xuất: Renesas

Còn: 77 Cái ROHS

Số lượng mua

0 Phản hồi 1260 lượt xem

Bảng giá

Số lượng
(Cái)
Đơn giá(VND)
1
10,000
20
9,500
50
9,000
100
8,500

This device contains two independent negative-edge-trig-  gered J-K flip-flops with complementary outputs. The J and K data is processed by the flip-flop on the falling edge of the clock pulse. The clock triggering occurs at a voltage level and is not directly related to the transition time of the falling edge of the clock pulse. Data on the J and K inputs may be changed while the clock is HIGH or LOW without affecting the outputs as long as the setup and hold times are not violated. A low logic level on the preset or clear inputs will set or reset the outputs regardless of the logic levels of the other inputs.

Phản hồi(0)

Mã xác nhận*

cGkQT6  

Vui lòng Đăng Nhập hoặc Đăng ký để chia sẻ.
Đang tải...
Sản phẩm nổi bật
Thegioiic live support